This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

POWERED BY Dialog

LAMINATED SEMICONDUCTOR DEVICE

Publication Number: 04-360570 (JP 4360570 A), December 14, 1992

Inventors:

TANIZAWA MOTOAKI

HIGASHIYA KEIICHI

Applicants

• MITSUBISHI ELECTRIC CORP (A Japanese Company or Corporation), JP (Japan)

Application Number: 03-163951 (JP 91163951), June 06, 1991

International Class (IPC Edition 5):

H01L-027/00

JAPIO Class:

• 42.2 (ELECTRONICS--- Solid State Components)

JAPIO Keywords:

R097 (ELECTRONIC MATERIALS--- Metal Oxide Semiconductors, MOS)

Abstract:

PURPOSE: To easily connect adjacent circuits to each other through openings for wiring and, at the same time, to prevent unnecessary crosstalk of signals between each layer of a semiconductor circuit by providing the openings through conductor layers in insulator films between each layer of the semiconductor circuits.

CONSTITUTION: Stripe-like conductors 1-6 which are respectively composed of two layers are arranged in layer insulating films 18 which separate the first to fourth layer circuits 20-23 of a semiconductor circuit from each other. The wiring 17 of each layer is connected to the conductors 1-6 and the circuit wiring 17 of each layer is connected to the circuit wiring 17 of its adjacent layer by means of wiring passed through gaps (openings) between each conductor 1-6. Since the shield layers for preventing crosstalk are formed to a stripe-like shape in such a way, each adjacent circuits can be connected to each other without passing through earthing or power supply wires. In addition, since the stripe-like conductors 1-6 can be set to different potentials and can be used as wires for earthing and power supply potential, the degree of wiring freedom can be increased. (From: *Patent Abstracts of Japan*, Section: E, Section No. 1361, Vol. 17, No. 230, Pg. 147, May 11, 1993)

JAPIO

© 2001 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 3995470

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出顧公開番号

特開平4-360570

(43)公開日 平成4年(1992)12月14日

(51) Int.Cl.5 H01L 27/00

庁内整理番号 識別記号

301 H 8418-4M

C 8418-4M

技術表示箇所

審査請求 未請求 請求項の数3(全 5 頁)

(21)出願番号

特願平3-163951

(22)出願日

平成3年(1991)6月6日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 谷沢 元昭

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 東谷 恵市

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内


(74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称】 積層型半導体装置

(57)【要約】

【構成】 層状に立体的に配置してなる積層型半導体装 置の各第1~4層回路20~23を分離する層間絶縁膜 18中に、導電体1~3, 導電体4~6をストライプ状 に2層に配置する。そして導電体1~6を各層の接地及 び電源電位の配線として用いる。

【効果】 導電体1~6により不要なクロストークを防 止しつつ、導電体1~6のストライプの隙間を通して各 層間での回路接続が容易に行え、また配線の自由度が増 す。



18 AMARAGAS が結化されたP型シリノン

22: 第3 層回路 23: 第4 層回路

【特許請求の範囲】

【請求項1】 層状に立体的に配置された複数の半導体 回路を有し、該半導体回路の各層を絶縁膜中に形成され た導電体の層にて上、下に分離してなる積層型半導体装 置において、上記導電体の層は、上記半導体回路の各層 間を接続するための配線の通る開口部を有するものであ ることを特徴とする積層型半導体装置。

【讃求項2】 上記導電体の層は、複数の平行なストラ イプ状の導電体からなる組を複数異なる角度に配置して なるものであることを特徴とする請求項1記載の積層型 *10* 体装置を得ることを目的とする。 半導体装置。

【請求項3】 上記複数のストライプ状の導電体の層 は、接地または電源用の配線であることを特徴とする請 求項2記載の積層型半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は積層型半導体装置に関 し、特にその構造の改良に関するものである。

[0002]

【従来の技術】図5は従来の積層型半導体装置の断面構 20 成図であり、これは4層構造3次元回路素子の断面を示 すものである。図において、11はP型シリコン基板、 13.14はソース、ドレイン領域となるn型シリコン 領域、15はゲート電極、12はフィールド酸化膜、1 6は絶縁膜、17は各素子に接続された配線、18は層 状に立体的に配置された半導体回路の各層を分離する層 間絶縁膜、19は再結晶化されたP型シリコンであり、 20~23は層状に立体的に配置された半導体回路の第 1~第4層回路を示す。1'~3'は該半導体回路の各 層間に配置されたポリシリコン等からなる平板状の導電 30 体である。そして該導電体1', 3'は電源電位を、ま た導電体2'は接地電位をそれぞれ供給する配線となっ ている。

【0003】図6は図5に示された4層構造3次元回路 素子の回路図の一例である。図において、図5と同一符 号は同一又は相当部分を示し、配線41は図1に示すP 型シリコン基板11に対応し、配線42~44は導電体 1'~3'にそれぞれ対応している。第1, 第3層回路 20.22はインバータを3段接続した回路であり、ま た第2層回路21はNANDおよびNORから成る回路 40 であり、第4層回路23はフォトダイオードとそのスイ ッチングトランジスタからなる回路である。

【0004】図5に示した4層構造回路素子では、各層 の回路素子、即ち第1~第4層回路20~23が独立ま たは相互に信号を授受しつつ、機能的な動作を行う。ま た上記構成において、導電体1'~3'の層は、上下に 隣り合った第1層回路20-第2層回路21, 第2層回 路21-第3層回路22、第3層回路22-第4層回路 23間でそれぞれ層間絶縁膜18の容量を介して生じる

を担っている。 [0005]

【発明が解決しようとする課題】従来の積層型半導体装 置は以上のように構成されており、平板状に構成された シールド層である導電体により上下に隣接する回路間で の接続が困難であるという問題点があった。この発明は

上記のような問題点を解消するためになされたもので、 3次元回路における各層間の信号のクロストークを防止 し、かつ、各層間での回路接続を容易できる積層型半導

[0006]

【課題を解決するための手段】この発明に係る積層型半 導体装置は、半導体回路の各層間の絶縁膜中の導電体の 層を、上記半導体回路の各層間を接続するための配線の 通る閉口部を有するようにしたものである。また、上記 導電体の層を、複数の平行なストライプ状の導電体から なる組を複数異なる角度に配置してなるものとしたもの である。また上記ストライブ状の導電体を、接地または 電源電位の配線としたものである。

[0007]

【作用】この発明においては、上記構成としたので、上 記開口部を通して半導体回路の各層間での回路接続がで き、また各層間での信号の不要なクロストークを防止す ることができる。また上記導電体の層は、複数の平行な ストライプ状の導電体からなる組を複数異なる角度に配 置するようにしたので、交差する導電体の層の隙間を通 して各層間での回路接続ができ、また各層間での信号の 不要なクロストークを防止することができる。また上記 複数のストライプ状の導電体により、上記半導体回路の 各層の接地または電源電位を供給することができる。

[8000]

【実施例】図1は本発明の一実施例による積層型半導体 装置の断面構成図である。図において、図5と同一符号 は同一又は相当部分を示し、1~6は半導体回路の各層 間にストライプ状に配置された導電体であり、不純物を 添加して低抵抗化したポリシリコン等からなる。該導電 体1~6には、各層内で該層の配線17が接続されてお り、また隣接する各層の回路配線17は、上記導電体1 ~6の隙間 (開口部) を通る配線により相互に接続され ている。

【0009】図2は上記ストライプ状の導電体1~6を 示す上面図であり、図3は該ストライプ状の導電体1~ 6の側面からの断面図である。図中、図1と同一符号は 同一又は相当部分を示す。図に示すように、導電体1~
3.
前電体4~6はストライプ状に形成され、2層となる。 っている。

【0010】図4は図1に示された素子の回路図の一列 である。図において、図1と同一符号は同一又は相当部 分を示し、31,32',33,34'は接地電位を供 信号のクロストークを防止するためのシールド層の役目 50 給する配線、32, 33, 34は電源電位を供給する

配線である。図4に示す接地電位配線31は図1におけるP型シリコン基板11に対応し、図4に示す接地電位配線32'33,34'は図1における導電体4,5,6に対応し、図4に示す電源電位配線32,33',34は図1における導電体1,2,3にそれぞれ対応している。第1,第3層回路20,22はインパータを3段接続した回路、第2層回路21はNANDおよびNORからなる回路、第4層回路23はフォトダイオードとそのスイッチングトランジスタからなる回路を示しており、第2層回路21中のNOR回路は、第1層回路20に含まれるトランジスタ51、及び第2層回路21に含まれるトランジスタ52,53より構成されている。

【0011】次に作用について説明する。接地電位配線32',33,34'及び電源電位配線32,33',34はそれぞれ上下に隣接する回路に対して、接地および電源電位用の配線として用いられ、また各層間のクロストークを防ぐためのシールド層として用いられる。尚、接地電位配線32',33,34'及び電源電位配線32',33',34、即ち導電体1~6のストライプの間隔を適当に調節することにより、クロストークは防止できる。また、これらのシールド層、即ち接地電位配線32',33,34はストライプ状に配置されているので、トランジスタ50,51,52より構成されるNOR回路のように、隣接する層間での回路や素子の接続が可能になる。

[0012] このように本実施例によれば、半導体回路の第1~4層回路20~23を分離する層間絶縁膜18中に、2層のストライプ状導電体1~6を配置したので、各層間での信号の不要なクロストークを防止しつ30つ、上記導電体1~6の隙間(開口部)を通して隣接する層の回路の接続を容易にすることができる。即ち、クロストークを防ぐためのシールド層をストライプ状とすることにより、隣接する上下の回路間での接地や電源用配線を介さない接続を可能にしている。また上記ストライプ状導電体1~6を別の電位に設定することができ、即ちそれぞれ接地および電源電位の配線として用いることができ、配線の自由度が増す。

【0013】なお上記実施例では、導電体を2層のストライプ状導電体1~6としたが、この導電体は第1~4 40層回路20~23の接続のための配線17の通る開口部を有するものであれば何層からなるものでもよく、この場合も隣接する半導体回路の層の間での回路の接続を容易にすることができ、またクロストークを防止することができる。

【0014】なお、上記実施例ではnチャネルMOSトランジスタで各回路を構成しているものを示したが、PチャネルMOSトランジスタとの相補型、あるいはPチャネルMOSトランジスタのみからなる構成の場合でもよい

[0015]

【0016】また上記導電体の層を、複数の平行なストライプ状の導電体からなる組を複数異なる角度に配置したものとしたので、交差する導電体の層の隙間を通して各層間での回路接続が容易にでき、また各層間での信号の不要なクロストークを防止することができるという効果がある。

【0017】また上記複数のストライブ状の導電体を設 けたので、上記半導体回路の各層のそれぞれ接地または 電源電位の配線として用いることができ、配線の自由度 が増すという効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例による積層型半導体装置の 断面構成図。

【図2】2層の導電体よりなるシールド層の上面図。

【図3】2層の導電体よりなるシールド層の側面図。

【図4】図1に対応する回路図。


【図5】従来の積層型半導体装置の断面構成図。

0 【図6】図5に対応する回路図。


【符号の説明】

	1~6	ストライプ状導電体
	1 1	P型シリコン基板
	1 2	フィールド酸化膜
	13, 14	n型シリコン領域
	1.5	ゲート電極
	1 6	絶縁膜
	1 7	配線
	1 8	層間絶縁膜
,	1 9	再結晶化されたP型シリ
	コン	
	20~23	第1~第4層回路
	31, 32', 33, 34'	接地電位配線
	32, 33', 34	電源電位配線





[図2]





1~6: ストライフ 光導電体 11: ロ型シリコン基板 12: フィールト 直外化 13,14: ロ型・シリコン領域 15: ゲート電板 16: 絶縁解

17:*自己線* 18: *層間 紀禄 膜* 19: 再結晶化 れたロ型 シリフン

20:第1*層回路* 21:第2*層回路* 22:第3*層回路* 23:第4*層回路*

[図4]





31,32,33,34: /接)也密约亚黎 32,33,34: 電源電位和路

